• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種通信協定及具有一近似固定介面時脈且能夠容納各種通信速率之串列介面。該介面使用一可變長度訊框，即使介面時脈速率保持近似恆定，該可變長度訊框亦可經擴展或縮減以獲得一所要通信速率。本發明進一步提供一種用於設計一快捷障壁介面之方法。詳言之，較佳將障壁時脈速率選擇為該障壁介面必須處理之各種通信速率的一近似公倍數。可接著藉由用Σ△速率除該障壁時脈速率而獲得對應於每一通信速率之訊框長度。最後，本發明提供一種快捷障壁，其能夠以各種資料速率且以一近似固定介面時脈速率而跨越一串列介面來傳達資料。
    公开号:TW201315188A
    申请号:TW101145176
    申请日:2006-06-23
    公开日:2013-04-01
    发明作者:King-Hon Lau；Johannes G Ransijn；Harold Thomas Simmonds；James D Yoder
    申请人:Agere Systems Inc；
    IPC主号:H04M3-00
    专利说明:
    用於快捷取樣速率切換之串列協定
    本發明大體上係關於數據機或數位存取配置("DAA")中之線路側電路與系統側電路之間的數位通信。
    如圖1中所說明，一現代數據機100通常包括：一數位訊號處理器或微處理器102；一編碼器/解碼器("編解碼器")132，其用於將來自DSP 102之數位訊號轉換為能夠經由電話線而傳輸之類比形式且用於將來自電話線之類比訊號轉換為數位形式；及高電壓("HV")組件130，其與電話線建立介面連接。為了將DSP 102與電話線上之電壓波動隔離，通常經由跨越一隔離障壁117而通信之兩個電路--系統側介面電路("SSIC")106與線路側介面電路("LSIC")118而實施編解碼器功能。
    SSIC 106包括：一系統I/O介面108，其用於與DSP 102通信；一習知Σ△調變器112，其用於將前向行進資料訊號轉換為前向行進Σ△訊號；一習知積分器式Σ△解碼器，其用於將反向行進Σ△訊號解碼為資料訊號；及一隔離障壁介面電路114，其用於跨越隔離障壁117而將Σ△訊號傳輸至LSIC 118及自LSIC 118接收Σ△訊號。SSIC 106可進一步包括：一協定成框電路116，其運行以組織由隔離障壁介面電路114所傳輸與接收之資料；及一障壁時脈控制器113與關聯壓控振盪器115，其共同形成一用於產生障壁時脈訊號之可變速率時脈產生器。
    LSIC 118包括：一隔離障壁介面電路120；一線路側Σ△數位類比轉換器("DAC")126，其輸出係連接至一傳輸緩衝器128；及一Σ△類比數位轉換器("ADC")122，其輸入係連接至一接收緩衝器124。LSIC 118可進一步包括一習知時脈及資料恢復電路125以自來自隔離障壁之接收訊號中得到一區域時脈訊號。隔離障壁介面電路114、120之每一者可為用於跨越一隔離障壁而通信之任何適當的隔離障壁介面電路，諸如上文所併入之美國專利申請案第11/159,537號及第11/159,614號中所描述之隔離障壁介面電路。
    習知數據機通常亦必須容納各種各樣之通信速率。舉例而言，如下列表1中所說明，一遵守CCITT v.34標準之數據機必須能夠以一可變符號速率(或波特速率(baud rate))來通信，該可變符號速率(或波特速率)可在自2400 Hz至3429 Hz之範圍內。
    若將ADC取樣速率選擇為符號速率之3倍，則ADC 122必須具有在自7200 Hz至10,287 Hz之範圍內的取樣速率(且，若電話訊號係類比音訊訊號而非數位數據機訊號，則取樣速率高達11,025 Hz)。另外，Σ△速率通常經選擇成使得類比訊號係以該取樣速率之一預定倍數(例如，256倍)而得以過度取樣。如此，Σ△ADC 122必須以在1.843 MHz與2.822 MHz之間之範圍內的Σ△速率來運作。
    此寬範圍之所需Σ△速率(1.843 MHz至2.822 MHz)表示對障壁介面(由介面電路114及120與隔離障壁117所形成之通信鏈路)之設計約束。為了成功之全雙工運作，在每一Σ△取樣間隔期間，必須跨越SSIC 106與LSIC 118之間的隔離障壁而傳達一前向Σ△樣本與一反向Σ△樣本。換言之，視Σ△速率而定，障壁介面之資料速率必須可變。
    通常已藉由改變障壁時脈速率以獲得所要資料速率而獲得了用於障壁介面之所要可變資料速率。在一簡化實例中，若數據機100以2,400 Hz之符號速率(為此需要1.843 MHz之Σ△速率)而與另一數據機建立v.34通信，則DSP 102或某其他障壁時脈控制器113可將障壁時脈速率設定為等於1.843 MHz之兩倍或3.686 MHz之速率，使得在每一Σ△間隔期間，可跨越障壁介面而傳輸至少一前向Σ△樣本與一反向Σ△樣本。與此相反，若數據機100以3,429 Hz之符號速率(按照表1，為此需要2.634 MHz之Σ△速率)而建立v.34通信，則可將障壁時脈設定為2.634 MHz之兩倍或5.268 MHz之速率，再次使得在每一Σ△間隔期間，可跨越障壁介面而傳輸至少一前向Σ△樣本與一反向Σ△樣本。因此，此簡化實例中之時脈速率將必須能夠在自3.686 MHz至5.268 MHz(意即，42%之增加)之範圍上運作以容納全範圍之v.34符號速率。此外，若將在每一Σ△間隔期間傳達控制及狀態資訊，則將必須相應地增加障壁時脈速率。
    不幸的係，改變作為符號速率或Σ△速率之函數之障壁時脈的此習知技術導致至少兩個困難。第一，若LSIC 118自障壁訊號中經由一時脈恢復電路而得到其區域時脈，則每當障壁時脈改變時，時脈恢復電路與障壁訊號失去同步。在時脈恢復電路重新獲得新時脈速率之前，SSIC 106與LSIC 118不能夠通信。第二，SSIC 106中之時脈產生電路與LSIC 118中之時脈恢復電路相對較複雜且昂貴，因為其必須跨越障壁而容納整個範圍之時脈速率。
    由於已識別了與可變時脈速率障壁介面相關聯之上述困難，因而本發明者開發了一種創新通信協定及障壁介面，其具有近似固定障壁時脈且能夠容納各種符號速率、取樣速率及/或Σ△速率(全體為"通信速率")。更特定言之，本發明使用一可變長度訊框，即使障壁時脈速率保持近似恆定，該可變長度訊框亦可經擴展或縮減以達到一所要通信速率。每一主訊框較佳包括一固定長度資料部分與一可變長度虛設部分。對於一快速通信速率，可變長度虛設部分可較小，使得總訊框長度較小且可在一特定時間週期期間傳輸許多訊框。對於一緩慢通信速率，可變長度虛設部分可較大，使得總訊框長度較大且可在相同時間週期期間傳輸僅僅少數訊框。因此，最小訊框長度對應於最快通信速率，而最大訊框長度對應於最慢通信速率。
    本發明進一步提供一種用於設計快捷障壁介面之方法。詳言之，將障壁時脈速率較佳選擇為障壁介面必須處理之各種通信速率之一近似公倍數。可接著藉由用Σ△速率除障壁時脈速率而獲得對應於每一通信速率之訊框長度。
    最後，本發明提供一種快捷通信電路，其能夠以各種資料速率且以一近似固定介面時脈速率而跨越一串列介面來傳達資料。
    如以上所描述，本發明使用一可變長度訊框，儘管在一近似固定障壁時脈下，其仍可經擴展或縮減以達到一所要通信速率。圖2中描述使用此種訊框之例示性通信協定。填補訊框220包括一基本訊框222(意即，固定長度資料部分)及許多填補位元230(可變長度虛設部分)。
    基本訊框222之特定構成將視障壁介面是僅具有單一串列通信鏈路還是具有多個通信鏈路而定。圖2描述前者情況之實例，其中障壁介面係單一串列通信鏈路，在每一主訊框期間，將經由該串列通信鏈路而傳輸前向及反向行進Σ△資料與前向及反向行進控制資訊兩者。因此，在圖2所示之訊框中，SSIC 106在時槽201-208期間傳輸，且LSIC 118在時槽209-212期間傳輸。
    為了保持隔離障壁中之通量平衡，較佳使用一習知編碼器而將每一傳輸位元進行曼徹斯特(Manchester)編碼。即，將"0"位元編碼為雙位元序列01，且將"1"位元編碼為雙位元序列10。應瞭解，若通量平衡並非設計重點(例如，其中隔離障壁係電容性障壁)，則不需要此種編碼。
    如圖2中所示，基本訊框222較佳包括：(1)在時槽201及202期間之前向資料位元(展示為經曼徹斯特編碼為DF，接著為NOT DF)，藉由SSIC 106來傳輸；(2)在時槽203及204期間之前向控制位元(展示為CF、NOT CF)，藉由SSIC 106來傳輸；(3)在時槽205-208期間之預定前向成框序列326(展示為NOT CF、NOT CF、CF、CF)(藉由SSIC 106或LSIC 118來傳輸)；(4)在時槽209及210期間之反向資料位元(展示為DR、NOT DR)，藉由LSIC 118來傳輸；及(5)在時槽211及212期間之反向控制位元(展示為CR、NOT CR)，藉由LSIC 118來傳輸。
    然而，將認識到，若多個通信鏈路可用，則障壁介面可藉由使鏈路單向而得以簡化。若如此，則可將基本訊框縮減為用於單一方向(意即，前向或反向)之Σ△資料、控制及前向成框序列。
    前向成框序列可為可用於識別訊框何處開始及/或結束之位元值的任何唯一序列。舉例而言，在圖2所示之協定中，將時槽204中之反向控制位元(NOT CF)其後在時槽205及206中重複兩次。此三次重複值提供可容易被識別之唯一同步("sync")型式，在此程度上，經曼徹斯特編碼之訊號(01、10)通常不會導致具有相同值之三時槽序列。可(例如)經由三位元移位暫存器而實施用於此同步型式之適合偵測電路，其中將該暫存器中之每一位元提供至一3輸入及(AND)閘，當偵測到三次重複值時，該3輸入及閘輸出一訊號。亦可使用其他訊框偵測技術以代替以上所描述之同步型式。舉例而言，可使用大緩衝器來儲存傳入之資料，且可接著根據此項技術中已知之技術而藉由一微處理器來統計分析緩衝資料以判定成框。
    填補訊框220較佳亦包括虛設或填補位元230，其可經添加或移除以調整訊框大小。以此方式，在無需改變SSIC 180與LSIC 182之時脈速率之情況下，可容納各種各樣之資料速率。以實例說明之，在時槽213-218中描述為了達成通量平衡而具有交替值之六個填補位元(例如，0、1、0、1、0、1)。在已將介面初始化之後，可藉由SSIC 106或LSIC 118來提供此等填補位元。
    圖3說明可如何在不破壞隔離障壁之通量平衡之情況下容納奇數個填補位元。本質上，藉由使用0與1之交替序列而在兩個連續訊框(訊框k與訊框k+1)上平衡填補位元之通量。舉例而言，若訊框k含有填補位元序列[01010]，則訊框k+1可含有序列[10101]。
    在另一實施例中，本發明進一步提供一種用於設計快捷障壁介面之方法。一設計者選擇一障壁時脈速率，其係障壁介面必須處理之各種資料速率之一近似公倍數。設計者可接著藉由用Σ△速率除介面時脈速率而計算對應於每一資料速率之訊框長度。以實例說明之且無限制，以下表2說明對於能夠處理7200 Hz、8000 Hz、8229 Hz、8400 Hz、9000 Hz、9600 Hz、10,287 Hz及11,025 Hz之取樣速率之障壁介面而計算的例示性訊框長度與障壁時脈頻率，其中將Σ△速率選擇為該取樣速率之256倍。
    如表2中所反映，上述Σ△速率(意即，1.843 MHz-2.822 MHz)之一近似公倍數為約33.3 MHz，其被用作為近似固定障壁時脈速率。給定約33.3 MHz之近似固定訊框障壁時脈速率，可藉由用Σ△速率除訊框障壁時脈頻率而計算對應於每一Σ△速率之訊框長度。舉例而言，將對應於最高頻率Σ△速率2.822 MHz之訊框長度計算為33.3 MHz/2.822 MHz、或11.8個時脈週期，可將其上舍入為12個時脈週期，如表2中所示。類似地，將對應於最低頻率Σ△速率1.843 MHz之訊框長度計算為33.3 MHz/1.843 MHz，從而得到18.1個時脈週期，可將其下舍入為18個時脈週期以獲得對應於1.843 MHz之Σ△速率的訊框長度。
    表3說明以下一實例：其中將上述Σ△速率之不同的近似公倍數選擇為近似固定障壁時脈速率--即，約36 MHz。給定約36 MHz之近似固定訊框障壁時脈速率，藉由用Σ△速率除訊框障壁時脈速率而計算對應於每一Σ△速率之訊框長度。因此，將對應於最高頻率Σ△速率2.822 MHz之訊框長度計算為36 MHz/2.822 MHz，從而得到13個時脈週期。類似地，將對應於最低頻率Σ△速率1.843 MHz之訊框長度計算為36 MHz/1.843 MHz，從而得到20個時脈週期。
    用於設計障壁介面之方法可進一步包括調整對於每一Σ△速率之近似固定障壁時脈速率，藉以可校正在選擇訊框長度期間所引入之舍入誤差。更具體言之，在選擇近似固定障壁時脈速率及對應於各種Σ△速率之訊框長度之後，可藉由將每一Σ△速率乘以其對應訊框長度而為每一Σ△速率選擇一訂製障壁時脈速率。因此，對於表2之實例，可將對於1.843 MHz之Σ△速率與18個週期之長度的訂製障壁時脈速率計算為33.1776 MHz。類似地，對於2.822 MHz之Σ△速率與12個週期之訊框長度的訂製障壁時脈速率係33.8688 MHz。可類似地對於表2中所示之剩餘Σ△速率計算訂製障壁時脈速率。自表2中可看出，能夠以包括2400、2743、2800、3000、3200及3249之符號速率來傳輸資訊的障壁介面將較佳能夠以表2中所示之對應訂製障壁時脈速率(其在約32 MHz與約35 MHz之間的範圍內)運作。可以一類似方式來計算表3中所示之訂製障壁時脈速率，從而導致在約35 MHz與約37 MHz之間的訂製障壁時脈速率。
    本發明進一步提供一種快捷通信電路，其能夠以各種資料速率且以一近似固定介面時脈速率而跨越一串列介面來傳達資料。此通信電路可使用習知數據機或DAA組件來實施，如圖1中所示且如以上在背景部分中所描述。詳言之，數據機處理器/DSP 102包括現代設計之一般技術者所熟知之類型的電路及/或軟體，其用於選擇通信速率(例如，所要符號速率、取樣速率、或Σ△速率)。SSIC 106包括：一系統I/O介面108，其用於與DSP 102通信；一習知Σ△調變器112，其用於將前向行進資料訊號轉換為前向行進Σ△訊號；一習知積分器式Σ△解碼器電路，其用於將反向行進Σ△訊號解碼為資料訊號；及一隔離障壁介面電路114，其用於跨越隔離障壁117而將Σ△訊號傳輸至LSIC 118及自LSIC 118接收Σ△訊號。SSIC 106進一步包括一協定成框電路116，其緩衝且組織由隔離障壁介面電路114所傳輸與接收之資料。SSIC 106進一步包括一用於產生可變速率障壁時脈訊號之可變速率時脈產生器，該產生器包含障壁時脈控制器113及相關之聯壓控振盪器115。
    LSIC 118包括：一隔離障壁介面電路120；一線路側Σ△數位類比轉換器("DAC")126，其輸出係連接至一傳輸緩衝器128；及一Σ△類比數位轉換器("ADC")122，其輸入係連接至一接收緩衝器124。LSIC 118可進一步包括一時脈及資料恢復電路125以自跨越隔離障壁而接收之訊號中得到一區域時脈訊號。
    以上所描述之快捷通信電路運作方式如下。首先，數據機處理器/DSP 102基於一所要通信速率(意即，數據機符號速率、取樣速率、或Σ△速率)而為數位隔離障壁選擇一訊框長度及介面時脈速率，例如藉由在一查找表中查找訊框長度及介面時脈速率。接著，數據機處理器/DSP 102將所選擇之介面時脈速率傳達至SSIC 106中之障壁時脈控制器113。障壁時脈控制器113接收所選擇之介面時脈速率且將一對應類比訊號輸出至壓控振盪器115。基於此類比訊號，壓控振盪器產生一數位時脈訊號，其可作為隔離障壁時脈而用於介面電路114中。
    數據機處理器/DSP 102亦將所選擇之訊框長度傳達至介面電路114中之成框器電路116。該成框器電路緩衝來自數據機處理器/DSP 102之資料，且藉由在每一基本訊框之末端處插入適當數量之填補位元而將緩衝資料封裝於具有所選擇之訊框長度的訊框中。
    本發明提供許多優於先前技術之隔離障壁介面之優點。詳言之，系統側介面電路中產生障壁時脈之壓控振盪器與線路側介面電路上之時脈及資料恢復電路均經賦能以便以一近似固定頻率來運行。即使當取樣速率改變時，兩者均可保持鎖定至近似固定頻率。此外，因為其僅需要在相對較小之頻率範圍上運作，所以其可為了低抖動效能而得以最優化。最後，線路側電路中之Σ△時脈可直接得自訊框同步脈衝。
    雖然已因此描述了本發明之少數特定實施例，但是熟習此項技術者將容易想到各種變更、修改及改良。雖然本文中未明確陳述，但是如藉由本揭示案而變得明顯之此等變更、修改及改良意欲為此描述之一部分，且意欲在本發明之精神與範疇內。因此，前述描述僅係以實例說明之，且並不作為限制。本發明僅係如以下申請專利範圍及與其等效之等效內容中所界定而得以限制。
    100‧‧‧數據機
    102‧‧‧數位訊號處理器/微處理器/數據機處理器/DSP
    106‧‧‧系統側介面電路/SSIC
    108‧‧‧系統I/O介面
    112‧‧‧△調變器
    113‧‧‧障壁時脈控制器
    114‧‧‧隔離障壁介面電路
    115‧‧‧壓控振盪器
    116‧‧‧協定成框電路/成框器電路
    117‧‧‧隔離障壁
    118‧‧‧線路側介面電路/LSIC
    120‧‧‧隔離障壁介面電路
    122‧‧‧△類比數位轉換器/ADC
    124‧‧‧接收緩衝器
    125‧‧‧時脈及資料恢復電路
    126‧‧‧線路側Σ△數位類比轉換器/DAC
    128‧‧‧傳輸緩衝器
    130‧‧‧高電壓組件
    132‧‧‧編碼器/解碼器(編解碼器)
    201‧‧‧時槽
    202‧‧‧時槽
    203‧‧‧時槽
    204‧‧‧時槽
    205‧‧‧時槽
    206‧‧‧時槽
    207‧‧‧時槽
    208‧‧‧時槽
    209‧‧‧時槽
    210‧‧‧時槽
    211‧‧‧時槽
    212‧‧‧時槽
    213‧‧‧時槽
    214‧‧‧時槽
    215‧‧‧時槽
    216‧‧‧時槽
    217‧‧‧時槽
    218‧‧‧時槽
    220‧‧‧填補訊框
    222‧‧‧基本訊框
    226‧‧‧前向成框序列
    230‧‧‧填補位元
    圖1係描述一適合用於本發明中之通信電路的方塊圖；圖2係描述根據本發明之使用可變長度訊框之通信協定的時序圖；及圖3係描述根據本發明之用於在連續訊框上平衡隔離障壁之通量之另一通信協定的時序圖。
    201‧‧‧時槽
    202‧‧‧時槽
    203‧‧‧時槽
    204‧‧‧時槽
    205‧‧‧時槽
    206‧‧‧時槽
    207‧‧‧時槽
    208‧‧‧時槽
    209‧‧‧時槽
    210‧‧‧時槽
    211‧‧‧時槽
    212‧‧‧時槽
    213‧‧‧時槽
    214‧‧‧時槽
    215‧‧‧時槽
    216‧‧‧時槽
    217‧‧‧時槽
    218‧‧‧時槽
    220‧‧‧填補訊框
    222‧‧‧基本訊框
    224‧‧‧前向資料及控制
    226‧‧‧前向成框序列
    228‧‧‧反向資料及控制
    230‧‧‧填補位元
    权利要求:
    Claims (11)
    [1] 一種用於以兩個或兩個以上通信速率跨越一傳輸媒體而傳達資料之通信電路，該通信電路包含：一可變速率之介面電路，其經調適以經由該傳輸媒體以一介面時脈速率傳輸或接收訊號，該介面時脈速率(i)約等於該等兩個或兩個以上通信速率之一近似公倍數及(ii)不等於該等兩個或兩個以上通信速率之一精確公倍數。
    [2] 如請求項1之通信電路，其中該等兩個或兩個以上通信速率之近似最大公分母係約33.3 MHz與約36 MHz其中之一者。
    [3] 如請求項1之通信電路，其進一步包含：一成框器電路，其連接至該介面電路且經調適以產生複數個訊框，每一訊框對應於該等兩個或兩個以上通信速率之至少一者且具有一訊框長度。
    [4] 如請求項3之通信電路，其中該複數個訊框之每一者之該訊框長度係約等於藉由用個別之該通信速率除該等兩個或兩個以上通信速率之該近似公倍數而獲得之一值之一整數。
    [5] 如請求項4之通信電路，其中該複數個訊框之每一者之該訊框長度係以下之其中一者：(i)在約12個時脈週期與約18個時脈週期之間與(ii)在約13個時脈週期與約20個時脈週期之間。
    [6] 如請求項3之通信電路，其進一步包括一可調整之時脈產生器，該可調整之時脈產生器連接至該介面電路且經調適以產生分別對應於該等兩個或兩個以上通信速率之兩個或兩個以上訂製介面時脈速率，其中每一訂製介面時脈速率約等於藉由將一對應通信速率乘以其對應訊框長度而獲得之速率。
    [7] 如請求項6之通信電路，其中該等兩個或兩個以上訂製介面時脈速率係在以下範圍其中之一內：(i)約32 MHz至約35 MHz之範圍與(ii)約35 MHz至約37 MHz之範圍。
    [8] 一種用於以多個通信速率經由一介面而傳達資料之方法，包含以下步驟：於一第一通訊速率以一近似固定介面時脈速率經由該介面而傳輸一第一訊框，該第一訊框包括一第一資料及對應於該第一通信速率之一第一數量之填補位元；及於與該第一通訊速率不同之一第二通訊速率以該近似固定介面時脈速率經由該介面而傳輸一第二訊框，該第二訊框包括一第二資料及對應於該第二通信速率且與該第一數量之填補位元不同之一第二數量之填補位元，藉此使該第一資料以一對應於該第一通信速率之速率來傳達，且該第二資料以一對應於該第二通信速率之速率來傳達。
    [9] 如請求項8之方法，其中該近似固定介面時脈速率可在以下範圍其中之一內調整：(i)自約32 MHz至約35 MHz之範圍、及(ii)自約35 MHz至約37 MHz之範圍。
    [10] 如請求項8之方法，其中該等第一與第二訊框進一步包括一成框序列。
    [11] 如請求項10之方法，其中：將該等第一與第二資料進行曼徹斯特編碼；且該成框序列包含在該近似固定介面時脈速率之三個連續時脈週期期間之具有相同值之三個連續位元。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI465089B|2014-12-11|用於傳達資料之通信電路及方法
    CN101180801B|2012-07-11|用于敏捷采样速率切换的串行协议
    US6496540B1|2002-12-17|Transformation of parallel interface into coded format with preservation of baud-rate
    US7340655B2|2008-03-04|Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
    EP0813153A2|1997-12-17|Serial-to-parallel converter in a data communication system
    CN101366181B|2012-08-08|高速传输系统
    US8446978B2|2013-05-21|Communication system
    US8837467B2|2014-09-16|Multi-rate serializer/deserializer circuit with broad operating frequency range
    US20100086075A1|2010-04-08|Parallel Generation and Matching of a Deskew Channel
    US7342520B1|2008-03-11|Method and system for multilevel serializer/deserializer
    JP2001186183A|2001-07-06|交換装置とスクランブル方法
    JP2009109488A|2009-05-21|シリアル・データ処理装置及び方法
    KR100306938B1|2001-09-26|직렬 데이터와 클록 신호를 합성하는 방법 및 장치
    JP2001352318A|2001-12-21|送信回路とその方法、受信回路とその方法およびデータ通信装置
    JP2011103552A|2011-05-26|情報処理装置、及び信号処理方法
    JP2001024712A|2001-01-26|並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置
    US6970527B2|2005-11-29|Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
    WO2007001930A2|2007-01-04|Serial protocol for agile sample rate switching
    JP4945800B2|2012-06-06|デマルチプレクサ回路
    WO2002001725A1|2002-01-03|Emetteur optique et circuit convertisseur de code utilise dans ce dernier
    JP2005033519A|2005-02-03|信号伝送方式
    JP4272321B2|2009-06-03|パルス密度変調回路
    KR100198785B1|1999-06-15|시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법
    KR920005365B1|1992-07-02|Nrz/cmi| 부호 변환 장치
    RU16809U1|2001-02-10|Устройство синхронизации и декодирования
    同族专利:
    公开号 | 公开日
    US8213489B2|2012-07-03|
    JP2012249313A|2012-12-13|
    JP5106389B2|2012-12-26|
    US20140270122A1|2014-09-18|
    US20060291545A1|2006-12-28|
    JP2008544697A|2008-12-04|
    CN104113389A|2014-10-22|
    TWI399956B|2013-06-21|
    US20120195354A1|2012-08-02|
    CN102724015B|2014-07-16|
    CN102724015A|2012-10-10|
    CN104113389B|2016-04-27|
    TWI465089B|2014-12-11|
    US8761236B2|2014-06-24|
    TW200711423A|2007-03-16|
    JP5908362B2|2016-04-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US3934099A|1974-08-16|1976-01-20|Bell Telephone Laboratories, Incorporated|Bias, feedback and network arrangements for hybrid circuits|
    JPS5947506B2|1981-02-10|1984-11-19|Yokokawa Hokushin Denki Kk||
    US4684823A|1984-01-16|1987-08-04|The Grass Valley Group, Inc.|Monolithic switch with selective latch control|
    JP2834242B2|1989-01-25|1998-12-09|株式会社日立製作所|高速リングｌａｎシステム|
    JPH02214244A|1989-02-15|1990-08-27|Nohmi Bosai Ltd|Power transmission device serving also as transmitter|
    US5027264A|1989-09-29|1991-06-25|Wisconsin Alumni Research Foundation|Power conversion apparatus for DC/DC conversion using dual active bridges|
    US5568483A|1990-06-25|1996-10-22|Qualcomm Incorporated|Method and apparatus for the formatting of data for transmission|
    JPH05103021A|1991-10-08|1993-04-23|Nec Corp|半導体集積回路|
    JPH0536997U|1991-10-18|1993-05-18|株式会社ケンウツド|オーデイオ増幅器|
    EP0596651A1|1992-11-02|1994-05-11|National Semiconductor Corporation|Network for data communication with isochronous capability|
    US5546383A|1993-09-30|1996-08-13|Cooley; David M.|Modularly clustered radiotelephone system|
    US5574967A|1994-01-11|1996-11-12|Ericsson Ge Mobile Communications, Inc.|Waste energy control and management in power amplifiers|
    JP2658896B2|1994-09-02|1997-09-30|日本電気株式会社|同期回路|
    US5504811A|1994-12-29|1996-04-02|Wilcom, Inc.|Enhanced line powered amplifier|
    CN1102312C|1995-07-13|2003-02-26|通用仪器公司|通过封包数据流传输数据的方法及装置|
    AU1411797A|1995-12-12|1997-07-03|Intel Corporation|Method and apparatus for connecting a telephone to a voice capable modem|
    SG65637A1|1996-02-27|1999-06-22|Thomson Consumer Electronics|Oscillation network in a digital timing recovery system|
    JPH1042002A|1996-07-23|1998-02-13|Brother Ind Ltd|情報中継装置|
    US5872775A|1996-10-30|1999-02-16|Qualcomm Incorporated|Method and apparatus for performing rate determination|
    US6430229B1|1997-04-22|2002-08-06|Silicon Laboratories Inc.|Capacitive isolation system with digital communication and power transfer|
    US6385235B1|1997-04-22|2002-05-07|Silicon Laboratories, Inc.|Direct digital access arrangement circuitry and method for connecting to phone lines|
    US5870046A|1997-04-22|1999-02-09|Silicon Laboratories Inc.|Analog isolation system with digital communication across a capacitive barrier|
    US6137827A|1997-04-22|2000-10-24|Silicon Laboratories, Inc.|Isolation system with digital communication across a capacitive barrier|
    JP3400681B2|1997-07-16|2003-04-28|株式会社日立製作所|データパケット再多重方法及び再多重装置|
    JP3628886B2|1997-10-31|2005-03-16|株式会社ルネサステクノロジ|アナログフロントエンド|
    CA2263277A1|1998-03-04|1999-09-04|International Mobile Satellite Organization|Carrier activation for data communications|
    US6731728B2|1998-04-07|2004-05-04|Agere Systems Inc.|Low noise line powered DAA with differential feedback|
    US6563856B1|1998-07-08|2003-05-13|Wireless Facilities, Inc.|Frame synchronization and detection technique for a digital receiver|
    US6347128B1|1998-07-20|2002-02-12|Lucent Technologies Inc.|Self-aligned clock recovery circuit with proportional phase detector|
    US6757381B1|1998-08-13|2004-06-29|Eugene Robert Worley|Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips|
    US6421735B1|1998-10-30|2002-07-16|Advanced Micro Devices, Inc.|Apparatus and method for automatically selecting a network port for a home network station|
    US6359973B1|1998-11-16|2002-03-19|Conexant Systems, Inc.|Data access arrangement utilizing a serialized digital data path across an isolation barrier|
    US6404780B1|1998-12-23|2002-06-11|Agere Systems Guardian Corp.|Synchronizing data transfer protocol across high voltage interface|
    TW502521B|1999-04-07|2002-09-11|Koninkl Philips Electronics Nv|Arrangement comprising electronic devices exchanging information|
    US6519339B1|1999-04-30|2003-02-11|Conexant Systems, Inc.|Method of regulating power transfer across an isolation barrier|
    JP3827888B2|1999-06-07|2006-09-27|株式会社東芝|電流差動継電装置の伝送同期方式|
    US6778665B1|1999-10-08|2004-08-17|Agere Systems Inc.|Distribution of current draw in a line powered DAA|
    US6674857B1|1999-10-08|2004-01-06|Agere Systems Inc.|Startup procedure for international line powered DAA|
    US20010031016A1|2000-03-14|2001-10-18|Ernest Seagraves|Enhanced bitloading for multicarrier communication channel|
    CN1193627C|2000-06-05|2005-03-16|连宇通信有限公司|用于空中接口支持可变数据速率的方法|
    JP4064604B2|2000-06-30|2008-03-19|株式会社東芝|画像処理方法及び装置|
    US6735657B1|2000-06-30|2004-05-11|Cisco Technology, Inc.|Method and apparatus for connecting two-wire serial interface and single-wire serial interface with high transmission speed|
    AU8506401A|2000-08-25|2002-03-13|Synqor Inc|Interleaved power converters incorporating bang-bang control|
    US6876742B1|2000-09-29|2005-04-05|Silicon Laboratories, Inc.|High-voltage protection circuitry in a data access arrangement|
    US6392457B1|2000-10-02|2002-05-21|Agere Systems Guardian Corp.|Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector|
    US6658051B1|2000-10-31|2003-12-02|Centillium Communications, Inc.|Electrical isolation techniques for DSL modem|
    JP2002208973A|2001-01-05|2002-07-26|Ueda Japan Radio Co Ltd|ディジタル変調装置|
    US7190716B2|2001-02-06|2007-03-13|2Wire, Inc|Line powered loop extender with communications, control, and diagnostics|
    FR2828943B1|2001-08-23|2003-12-19|Cit Alcatel|Modulateur optique ameliore permettant une optimisation de la modulation nrz|
    US7295578B1|2001-09-12|2007-11-13|Lyle James D|Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link|
    US20030093703A1|2001-11-09|2003-05-15|Adc Dsl Systems, Inc.|Multiple dataport clock synchronization|
    US6732728B2|2002-01-10|2004-05-11|Carrier Corporation|Air baffle for a heat exchanger|
    WO2003062843A1|2002-01-18|2003-07-31|Advantest Corporation|Testeur|
    JP3845316B2|2002-02-13|2006-11-15|日本電気株式会社|音声符号化装置及び音声復号装置|
    DK1491014T3|2002-03-15|2009-02-02|Gennum Corp|System og fremgangsmåde til kompensering af linietab over et digitalt visuelt interface link|
    JP3885684B2|2002-08-01|2007-02-21|ヤマハ株式会社|オーディオデータのエンコード装置およびエンコード方法|
    JP3928519B2|2002-08-21|2007-06-13|ソニー株式会社|ディジタル信号伝送システムおよび方法、並びに受信装置および方法|
    EP1447739A1|2003-02-12|2004-08-18|Deutsche Thomson-Brandt Gmbh|Method and apparatus for preprocessing input/output signals of/to different types of interfaces using a common format|
    US7071838B2|2003-05-02|2006-07-04|Potentia Semiconductor, Inc.|Coupling signals via a coupling arrangement|
    US6911746B2|2003-05-02|2005-06-28|Potentia Semiconductor, Inc.|Signal and power transformer coupling arrangements|
    JP4403010B2|2004-02-03|2010-01-20|株式会社エヌ・ティ・ティ・ドコモ|信号分離装置|
    US7187527B2|2004-09-02|2007-03-06|Macronix International Co., Ltd.|Electrostatic discharge conduction device and mixed power integrated circuits using same|
    US7433348B1|2004-10-22|2008-10-07|Cypress Semiconductor Corp.|Time division multiplexing protocol for wireless networks|
    JP2006191405A|2005-01-07|2006-07-20|Renesas Technology Corp|無線通信用半導体集積回路および無線通信装置|
    US7577222B2|2005-05-17|2009-08-18|Intel Corporation|Methods and apparatus with logic to determine a relative change relationship between modem and frame clocks|
    US8213489B2|2005-06-23|2012-07-03|Agere Systems Inc.|Serial protocol for agile sample rate switching|US8213489B2|2005-06-23|2012-07-03|Agere Systems Inc.|Serial protocol for agile sample rate switching|
    US7773733B2|2005-06-23|2010-08-10|Agere Systems Inc.|Single-transformer digital isolation barrier|
    WO2009022367A1|2007-08-10|2009-02-19|Fujitsu Limited|無線通信システムにおける移動機、及び無線基地局側装置|
    EP2034485A1|2007-09-07|2009-03-11|Thomson Licensing|System and method for generating linear time code data|
    US9942606B2|2010-01-05|2018-04-10|Qualcomm Incorporated|Application layer modification to enable transmission gaps|
    DE112015004340T5|2014-09-24|2017-06-01|Analog Devices, Inc.|Schaltungen und Systeme für gemultiplexte Kommunikation über einen Isolator|
    CN110460405B|2018-05-07|2021-04-09|华为技术有限公司|业务信号传输方法及装置|
    US11018660B2|2018-09-07|2021-05-25|Analog Devices Global Unlimited Company|Multi-mode feedback control through digital isolator|
    法律状态:
    2020-09-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US11/159,614|US7773733B2|2005-06-23|2005-06-23|Single-transformer digital isolation barrier|
    US11/159,537|US7940921B2|2005-06-23|2005-06-23|Continuous power transfer scheme for two-wire serial link|
    US11/206,314|US8213489B2|2005-06-23|2005-08-17|Serial protocol for agile sample rate switching|
    [返回顶部]